Intel mostra un wafer di chip Cannon Lake a 10 nanometri

Lo scorso marzo Intel tenne un Technology and Manufacturing Day (TMD) in cui condivise una serie di aggiornamenti sulla propria tecnologia produttiva e i piani per il futuro. L’azienda, nelle scorse ore, ha tenuto un evento simile a Pechino. La maggior parte delle informazioni trattate nel corso dell’evento erano già note, ciononostante c’è stato spazio anche per qualche novità.

Per prima cosa Intel ha mostrato un wafer di chip a 10 nanometri Cannon Lake, che daranno vita ai futuri processori mobile, desktop ed enterprise. 

La casa di Santa Clara ha mostrato anche un secondo wafer di chip a 10 nanometri, formati però da core ARM Cortex-A75, in grado di operare a oltre 3 GHz. Secondo Intel i suoi 10 nanometri vantano transistor più stretti e metal pitch che quasi raddoppiano la densità dei processi a 10 nanometri di TSMC e Samsung.

Leggi anche: CPU 10 nanometri, Intel Cannonlake fa capolino al CES 2017

Perciò, a fronte di chip come il Huawei Kirin 970 prodotto da TSMC a 10 nanometri FinFET che ha circa 55 milioni di transistor per millimetro quadrato, Intel afferma di poter inserire oltre 100 milioni di transistor per millimetro quadrato.

Intel ha parlato di prestazioni il 25% migliori, con un consumo il 45% inferiore ai 14 nanometri, anche se non ha chiarito se parlasse di 14nm, 14+ o 14++. L’azienda ha anche affermato che la versione ottimizzata dei 10nm, chiamata 10++, aumenterà le prestazioni del 15% o ridurrà il consumo del 30% rispetto alla prima versione dei 10 nanometri. Ai propri clienti (per ora nessuno di rilevante…), tramite la divisione Custom Foundry, Intel offrirà due processi chiamati 10GP (general purpose) e 10HPM (high performance mobile).

Durante l’evento Intel ha anche svelato i dettagli su un nuovo FPGA chiamato “Falcon Mesa”. Uno degli aspetti interessanti di Falcon Mesa, oltre all’uso dei 10 nanometri, è la presenza dell’interfaccia PCI Express 4.0 x16, in grado di garantire data rate fino a 16 GT/s per linea.

Leggi anche: PCIe 4.0 quest’anno e PCIe 5.0 nel 2019, confermato

Il nuovo FPGA ha anche collegamenti ricetrasmettitori seriali a 112 GBps e usa la seconda generazione del package EMIB (Embedded Multi-Die Interconnect), soluzione a cui abbiamo dedicato un articolo.

Infine Intel ha annunciato la consegna dei primi SSD con 3D NAND TLC a 64-layer ai principali provider del settore cloud.

---